ASIC设计工程师

岗位职责：
参与MIMICPCIeGen6speedbridge的架构设计，仿真验证和MIMIC测试。
参与PCIeGen5EP/RPIP的架构设计，仿真验证，FPGA测试，回归测试和覆盖率提升。
参与MIMICPCIeGen6speedbridge和PCIeGen5EP/RPIP的客户支持。
参与PCIeGen5EP,USB3.1/3.0/2.0host/devicespeedbridge的客户支持。
参与USBIP的客户支持。

1）ASIC设计工程师：
1，3年以上ASIC设计工作经验
2，电子类硕士或者本科
3，精通Verilog，熟悉SystemVerilog
4，有丰富的RTL编写经验
5，有PCIE或者UCIE相关的RTL开发硬件
6，有综合和静态时序分析经验的优先
7，熟悉代码检查和形式验证
8，熟悉PCIE/UCIE/USB/DDR/Ethernet等高速接口协议
9，有FPGA原型验证或者硬件加速仿真经验的优先
10，良好的沟通和解决问题的能力