芯片DFT设计工程师

作为一名DFT（可测试性设计）工程师，您将在集成电路的设计初期阶段融入可测试性机制，以优化测试流程，支持早期缺陷识别，并提升制造环节的故障诊断效率。通过实施DFT技术，有效降低产品缺陷风险，缩短量产周期，保障产品质量，助力半导体产业持续高效发展。

职责
1.测试结构集成：负责将专用测试逻辑与电路架构深度融合，合理布局扫描链、内置自测试（BIST）单元及其他测试访问路径，确保芯片内部关键节点可被充分观测与控制，实现全面覆盖的测试能力。
2.测试方案设计：开发高效、可靠的测试策略与算法，构建针对性的测试场景，用于识别数字电路中的潜在制造缺陷，提升测试覆盖率与故障检出率。
3.标准规范遵循：确保所采用的DFT方法符合主流行业规范，掌握IEEE1149.1、IEEE1500等标准协议，保障设计在不同测试环境下的兼容性与通用性。
4.跨团队协同：与前端设计、验证及后端制造团队密切配合，推动可测试性功能在不牺牲性能的前提下顺利融入整体设计流程，提升芯片的可制造性与可靠性。
5.故障分析与处理：针对生产测试中出现的异常结果进行深入分析，定位根本原因，协助改进设计或测试方案，保障产品良率与功能完整性。

职位要求
1.拥有电子工程、计算机科学、物理、数学或相关专业硕士学位，具备博士学位者优先考虑。
2.熟悉数字电路设计与验证流程，具备扎实的RTL设计能力，能够熟练进行仿真与调试。
3.掌握DFT核心技术，包括扫描链设计、BIST实现及设计调试（DFD）等关键方法，理解其在实际项目中的应用细节。
4.熟练使用自动测试向量生成（ATPG）工具，了解常用故障模型，能够高效生成满足制造测试需求的测试向量。

优先条件
1.具备Perl、Python等脚本语言的实际应用经验，可用于自动化流程开发与数据处理。
2.深入理解主流可测试性标准及其在芯片设计中的落地实践。