集成实现（中级）工程师

工作职责：
1.负责数字前端RTL交付相关工作，涵盖RTL级lint/cdc/sdc检查；
2.承担数字前端实现任务，包括Physical-Aware综合、静态时序分析及等价性验证；
3.协同跨职能团队推进芯片设计中的clock/reset架构、低功耗策略以及时序优化；
4.精通SDC约束与时序规则，主导SDC编写与维护，确保流片前时序准确无误。

任职要求：
1.硕士及以上学历，微电子、电子工程、计算机等相关专业，具备2年以上相关领域经验；
2.熟练运用脚本语言（如TCL、Perl、Python等）进行自动化处理；
3.熟悉DC/PT/Formality/LEC/Tempus等EDA工具，掌握逻辑综合与静态时序分析方法论；
4.有SoC可测性设计经验者优先考虑；
5.具备良好的责任心与团队协作意识；
6.具备较强的沟通能力，能够流畅阅读和撰写英文技术文档。